在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3025|回复: 8

[讨论] PLL没锁定前输出时钟是什么

[复制链接]
发表于 2011-1-7 11:03:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是持续的低电平吗?
发表于 2011-1-7 12:14:59 | 显示全部楼层
也是时钟。不过频率不满足你要的时钟频率。。
 楼主| 发表于 2011-1-7 15:24:00 | 显示全部楼层
那是相当的不满足啊………………
发表于 2011-1-7 15:41:28 | 显示全部楼层
是频率不稳定不稳定的方波型号罢了
发表于 2011-1-9 13:54:54 | 显示全部楼层
沒鎖定的話..我想他應該是會亂跑吧...
发表于 2011-1-10 19:15:32 | 显示全部楼层
你有KVCO的嘛,在一个电压下它的频率对应一个值。电压变,频率就变啊。。你稳定也是相对稳定的,你的控制电压受到CP和电阻的噪声等等的影响,控制电压也会在一定的很小范围内变化的。
发表于 2011-1-10 23:24:34 | 显示全部楼层
仿真模型上显示的是X,但是实际物理上应该是有输出的只不过是杂乱的,我觉得
发表于 2011-1-11 11:14:55 | 显示全部楼层
用频谱仪观察是频率连续变化的信号
发表于 2011-1-12 09:58:14 | 显示全部楼层
clock, but frequency is always changing and unstable
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 07:06 , Processed in 0.027215 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表