在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: liulangshusheng

[资料] 32位除法器设计Verilog代码

[复制链接]
发表于 2012-2-3 13:43:44 | 显示全部楼层
请问一下,里面例化的inverse模块的代码在哪里呢?
发表于 2012-3-19 21:46:04 | 显示全部楼层
回复 1# liulangshusheng


   谢谢共享
发表于 2012-3-19 21:47:37 | 显示全部楼层
回复 1# liulangshusheng
正在找这个东西,希望能直接用上
发表于 2012-3-20 15:54:41 | 显示全部楼层
楼主很不厚道,确实核心的东西
发表于 2012-3-20 20:02:45 | 显示全部楼层
楼主,能不能把这个除法器在详细的介绍一下。
发表于 2012-3-20 22:01:48 | 显示全部楼层
不知用了多少拍
发表于 2012-4-16 09:47:25 | 显示全部楼层
谢啦,楼主
发表于 2012-4-24 16:53:08 | 显示全部楼层
诶呀呀,正需要呢,O(∩_∩)O谢谢
发表于 2012-5-6 22:17:56 | 显示全部楼层
试试 正需要呢 谢谢~~
发表于 2012-9-7 10:09:17 | 显示全部楼层
回复 1# liulangshusheng


    我先学习下,看能否直接调用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:56 , Processed in 0.023279 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表