在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: liulangshusheng

[资料] 32位除法器设计Verilog代码

[复制链接]
发表于 2012-9-7 10:13:32 | 显示全部楼层
回复 1# liulangshusheng

缺少inverse这个子模块吧?怎么使用啊?!
发表于 2012-9-7 14:57:25 | 显示全部楼层
学习。学习。
发表于 2012-9-11 21:59:57 | 显示全部楼层
非常感谢分享哈
发表于 2012-11-5 11:07:13 | 显示全部楼层
多谢分享
发表于 2012-11-5 13:44:14 | 显示全部楼层
good job !!!
发表于 2012-11-6 15:28:35 | 显示全部楼层
谢谢分享,下来看看
发表于 2012-11-7 21:07:16 | 显示全部楼层
学习借鉴一下~
发表于 2012-12-16 11:41:48 | 显示全部楼层
多谢分享  thanks!!!!
发表于 2012-12-16 12:44:56 | 显示全部楼层
顶顶顶顶顶顶顶
发表于 2013-1-13 14:47:19 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 21:46 , Processed in 0.026018 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表