在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: liulangshusheng

[资料] 32位除法器设计Verilog代码

[复制链接]
发表于 2013-1-14 10:58:31 | 显示全部楼层
这个不错
回复 支持 反对

使用道具 举报

发表于 2013-1-28 18:31:06 | 显示全部楼层
正想研究一下除法器 非常感谢
回复 支持 反对

使用道具 举报

发表于 2013-1-28 21:38:51 | 显示全部楼层
太好了,正好在用
回复 支持 反对

使用道具 举报

发表于 2013-5-28 15:55:18 | 显示全部楼层
thank you for your sharing
回复 支持 反对

使用道具 举报

发表于 2013-5-28 18:11:06 | 显示全部楼层
大家不要下了,这个除法器里要调用一个component “inverse”,但源程序没有给出,相应的信号流无法对应。
回复 支持 反对

使用道具 举报

发表于 2013-5-28 21:14:05 | 显示全部楼层
下载看看~~~~~~~~~~~~~~~~~~
回复 支持 反对

使用道具 举报

发表于 2013-7-17 12:49:37 | 显示全部楼层
少了一个文件???
回复 支持 反对

使用道具 举报

发表于 2013-11-8 11:20:31 | 显示全部楼层
顶楼主~~~~~~~~~~~
回复 支持 反对

使用道具 举报

发表于 2013-11-12 09:54:23 | 显示全部楼层
下来看看
回复 支持 反对

使用道具 举报

发表于 2014-1-4 11:16:43 | 显示全部楼层
不厚道,楼主!!!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-10 01:05 , Processed in 0.020205 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表