在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: richchen00

[资料] verilog testbench设计技巧和策略

[复制链接]
发表于 2007-10-1 08:20:52 | 显示全部楼层
就在找这方面的知识
发表于 2007-10-1 08:22:04 | 显示全部楼层
很有用啊
谢了
发表于 2007-10-2 14:53:23 | 显示全部楼层
果然是好东西啊,我最怕就是写testbench了~~~~~
发表于 2007-10-13 14:43:27 | 显示全部楼层
感謝分享~
!!!!!!!!!1
发表于 2007-10-13 14:45:17 | 显示全部楼层
wo zai ding
发表于 2007-10-13 14:54:58 | 显示全部楼层
入门级别读物 还不错
发表于 2007-10-13 22:43:11 | 显示全部楼层
Thanks~
头像被屏蔽
发表于 2008-3-7 09:27:31 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-3-23 10:56:09 | 显示全部楼层
ding!
发表于 2008-3-23 14:25:30 | 显示全部楼层
参详一下!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 04:33 , Processed in 0.021437 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表