设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog testbench设计技巧和策略
1 ...34567891011
返回列表 发新帖
楼主: richchen00

[资料] verilog testbench设计技巧和策略

[复制链接]
scm
发表于 2010-9-29 14:15:52 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

zhuhuren
发表于 2011-1-27 22:45:28 | 显示全部楼层
感謝分享~
對於使用Verilog及Bus驗證model的人很有用!!
回复 支持 反对

举报

mhzxxyw
发表于 2011-2-13 21:18:17 | 显示全部楼层
顶上去
回复 支持 反对

举报

wbliu
发表于 2011-4-17 10:48:47 | 显示全部楼层
回复 1# richchen00


    快快快
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

guoteng2000
发表于 2011-5-5 09:36:27 | 显示全部楼层
观摩一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jiazi269
发表于 2011-5-5 15:10:48 | 显示全部楼层
学习,支持一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

qiuabc511215960
发表于 2012-9-26 00:17:56 | 显示全部楼层
THANKS~~~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...34567891011
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 07:04 , Processed in 0.023804 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表