在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: richchen00

[资料] verilog testbench设计技巧和策略

[复制链接]
发表于 2007-1-13 21:16:48 | 显示全部楼层
支持,不知道是什么东西哈,看看
发表于 2007-1-13 22:28:51 | 显示全部楼层
都说好,我就下来看看
发表于 2007-1-13 23:33:10 | 显示全部楼层

好东西,下了看看

好东西,下了看看
发表于 2007-1-18 19:43:14 | 显示全部楼层
thank you for sharing
发表于 2007-1-19 11:29:10 | 显示全部楼层

谢谢

很有帮助的呀
发表于 2007-1-23 13:26:12 | 显示全部楼层
先看看再说
发表于 2007-1-31 10:33:14 | 显示全部楼层
thank you very much
发表于 2007-1-31 23:26:50 | 显示全部楼层
thank you
发表于 2007-2-1 05:17:21 | 显示全部楼层

回复 #1 richchen00 的帖子

thanks.
发表于 2007-2-1 23:16:50 | 显示全部楼层
谢谢,是一片论文,楼主呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 02:05 , Processed in 0.029239 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表