在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: richchen00

[资料] verilog testbench设计技巧和策略

[复制链接]
发表于 2008-3-28 00:42:53 | 显示全部楼层

ddddddddddd

dddddddddddddddddd
发表于 2008-5-25 00:55:24 | 显示全部楼层
学习,支持一下
发表于 2008-5-26 11:08:25 | 显示全部楼层
很好,学习一下
发表于 2008-5-26 19:51:00 | 显示全部楼层
非常不错!
发表于 2008-5-30 18:09:23 | 显示全部楼层
看看,谢谢
发表于 2008-6-3 20:48:35 | 显示全部楼层
最近在研究这个
多谢楼主提供的好资料
发表于 2008-8-14 19:25:49 | 显示全部楼层
谢谢了
发表于 2008-8-17 14:39:19 | 显示全部楼层
look  ,hope it's well
发表于 2008-8-17 21:34:11 | 显示全部楼层
呵呵 看看 谢了
发表于 2008-8-17 23:11:09 | 显示全部楼层
感謝你的分享
這個不會是systemverilog吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 16:34 , Processed in 0.028196 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表