|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
小弟最近在项目中需要使用virtual jtag作为内部信号的调试工具,但是苦于没有异步设计的经验,求高人指点~
下面是设计结构:主要是用virtual jtag读写片内总线AHB的数据.
遇到的问题如下:
1.在异步fifo的使用上由于virtual jtag的tck在shift完后就会停,tck时钟端fifo的操作就无法完成
在对于virtual jtag要同步到其他时钟域的情况下该如何进行设计呢?
如果是tck一直是有的,我知道是要用2级寄存器结构来锁存jtag update信号来进行同步,但是virtual jtag时钟会停,就不知道
是该如何设计了... 求人指点~ |
|