在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 8234|回复: 15

[求助] 关于ESD GGNMOS溃通问题

[复制链接]
发表于 2010-11-8 21:47:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
esd.png 请教高人,怎样保证图中的GGNMOS会比NMOS管提前溃通,进行泄电?谢谢!
发表于 2010-11-9 07:58:08 | 显示全部楼层
becare of  HV stress cause  latch-up issue in this system.
发表于 2010-11-9 13:19:38 | 显示全部楼层
此处的ggnmos作为第二级esd保护用,用来保护内部pnmos的gate oxide。为何需要ggnmos要比nmos提早溃通?减小channel length可以获得低的punch through电压,但是esd 的性能比较特殊,建议以foundry提供的esd rule作参考。
 楼主| 发表于 2010-11-9 13:38:05 | 显示全部楼层
回复 3# skycloud
这个GGNOMS是用来保护NMOS的吧?如果让GGNMOS先溃通,是GGNMOS的L小于NMOS的L吗?
发表于 2010-11-9 16:00:46 | 显示全部楼层
本帖最后由 skycloud 于 2010-11-9 16:07 编辑

如之前的回复,这里的ggnmos是用来保护input nmos和pmos的栅氧化层的,只要ggnmos的击穿电压(考虑esd电流)低于栅氧的击穿电压就可。如果没有esd data作支持,不建议自己修改esd device的rule。在input 处,ggnmos的L小于nmos的没有直接的意义。如果是output处,则ggnmos是用来保护输出nmos的,ggnmos的L比nmos的小些是合理的。
 楼主| 发表于 2010-11-9 16:55:45 | 显示全部楼层
回复 6# skycloud


    谢谢,但怎么保证ggnmos的击穿电压小于栅氧击穿电压呢?
发表于 2010-11-9 17:25:46 | 显示全部楼层
这个一般foundry要保证的,可以看一下所用工艺的pcm spec中oxide和mos的bv值。
 楼主| 发表于 2010-11-9 17:32:08 | 显示全部楼层
回复 8# skycloud


   谢谢!
发表于 2010-11-10 14:51:10 | 显示全部楼层
一般0.18um的工艺,栅氧的击穿电压会高于junction breakdown voltage,在先进工艺中,比如90nm,65nm也会有3.3V的管子,thick gate oxide, 应该能保证。 如果不能保证这点,就不能采用这种ESD防护方案了
发表于 2010-11-10 15:32:25 | 显示全部楼层
第二级保护,主要保护后面的2个mos管不先被击穿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:11 , Processed in 0.023658 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表