DC综合问题（test_mode）

manofgod · 发表于 2010-10-27 10:53:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在DC中综合一段代码：

UD_CLKMUX2 uCLK_SYS_PRE(.Y(clk_sys_pre), .A(ck_sys_i), .B(clk_rtc32k), .S(test_mode))

问题：这段代码中的test_mode被DC综合成一个单独的test_modea，与其他部分独立开来。如何解决？

DC constraint如下：

crteate_generated_clock –name clk_sys_pre –source [get_attribute [get_clocks clk_sys_i] sources] –comb –master_clock clk_sys_i [get_pins uCLKGEN/uCLK_SYS_PRE/uCELL/Z]

crteate_generated_clock –name clk_sys_pre_32k –source [get_attribute [get_clocks clk_rtc32k] sources] –comb –master_clock clk_rtc32k -add[get_pins uCLKGEN/uCLK_SYS_PRE/uCELL/Z]

benjaminweber · 发表于 2010-10-27 20:41:28

说实话没看懂你在说什么。

fengxinzhi1987 · 发表于 2010-10-28 14:26:54

是不是set_dft_signal没有设置完全或者设置正确？

yestop · 发表于 2010-11-3 21:25:09

thank2you verymuch

james_lvmu · 发表于 2010-12-14 05:20:36

agehhhhh

[求助] DC综合问题（test_mode）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1