SPI同步总线接口的VHDL／Verilog代码实现，强力推荐

pengpwn · 发表于 2010-9-7 20:10:29

您需要登录才可以下载或查看，没有账号？注册

x

该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐
压缩包内包含VHDL和Verilog两个版本！

zzh2166710 · 发表于 2010-9-7 22:32:55

下载了，谢谢分享！

vikingg · 发表于 2010-9-8 13:17:20

谢谢分享

zh123456789 · 发表于 2010-9-8 19:57:41

谢谢啊，瞅瞅

vikingg · 发表于 2010-9-9 13:16:29

谢谢分享

lmz05 · 发表于 2010-9-9 23:31:26

1# pengpwn 这个不错哦

alpha041 · 发表于 2010-9-13 19:49:09

xiexie

l1f2ng · 发表于 2010-9-13 22:28:32

先下下来看看，不知道有没有文档说明

weign · 发表于 2010-9-14 00:59:28

下了就该顶~~~

sunhui_asic · 发表于 2010-9-14 05:06:47

谢谢分享

[资料] SPI同步总线接口的VHDL／Verilog代码实现，强力推荐