在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11122|回复: 52

[资料] Simulating Verilog RTL using Synopsys VCS

[复制链接]
发表于 2010-7-18 17:06:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Simulating Verilog RTL using Synopsys VCS

Simulating Verilog RTL using Synopsys VCS.pdf

134.36 KB, 下载次数: 311 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-7-20 10:15:46 | 显示全部楼层
bucuo
发表于 2010-7-20 10:40:46 | 显示全部楼层
下来瞧瞧
发表于 2010-7-21 00:10:11 | 显示全部楼层
好东西,看看
发表于 2010-7-21 19:01:59 | 显示全部楼层
la ji laji
发表于 2010-7-21 19:03:33 | 显示全部楼层
bu hao yisi laji
发表于 2010-7-21 20:08:55 | 显示全部楼层
下下来看看
发表于 2010-7-23 21:41:51 | 显示全部楼层
just so so
发表于 2010-7-23 23:05:43 | 显示全部楼层
好东西,看看
发表于 2010-7-24 00:38:26 | 显示全部楼层
thank you very much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:42 , Processed in 0.024210 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表