在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: nano_dv

[资料] Simulating Verilog RTL using Synopsys VCS

[复制链接]
发表于 2011-4-14 22:08:53 | 显示全部楼层
回复 1# sunjianty


    thanks
发表于 2011-4-14 22:10:44 | 显示全部楼层
thanks agains
发表于 2011-4-17 09:46:42 | 显示全部楼层
xiexie
发表于 2011-5-29 19:22:53 | 显示全部楼层
xiexiefenxiang
发表于 2011-5-30 14:59:19 | 显示全部楼层
GOOD THEATER/
IT CAN BE USE TO SIMULATE SYSTEM C SIMULATION...
发表于 2011-6-4 11:19:40 | 显示全部楼层
回复 4# xuzhenli


   cool
发表于 2011-6-18 01:01:21 | 显示全部楼层
谢谢楼主!!!
发表于 2011-7-5 03:20:29 | 显示全部楼层
谢谢楼主!!!!
发表于 2011-7-5 12:27:25 | 显示全部楼层
下来瞧瞧
发表于 2011-7-22 20:03:09 | 显示全部楼层
thank you very much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:30 , Processed in 0.024781 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表