设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Simulating Verilog RTL using Synopsys VCS

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: nano_dv

[资料] Simulating Verilog RTL using Synopsys VCS

发表于 2011-11-22 14:59:22 | 显示全部楼层

下来瞧瞧

回复支持反对

使用道具举报

发表于 2011-11-23 20:36:33 | 显示全部楼层

回复 1# sunjianty

不错学习了

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2011-11-23 20:38:11 | 显示全部楼层

求一份详细教程

回复支持反对

使用道具举报

发表于 2011-11-29 17:52:53 | 显示全部楼层

O(∩_∩)O谢谢

回复支持反对

使用道具举报

发表于 2012-3-14 13:00:10 | 显示全部楼层

不错，thanks

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2012-3-17 01:14:15 | 显示全部楼层

正好在学习，下载了看看！

回复支持反对

使用道具举报

发表于 2013-10-11 14:27:51 | 显示全部楼层

thanks for sharing

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2015-11-3 10:58:12 | 显示全部楼层

Simulating Verilog RTL using Synopsys VCS

回复支持反对

使用道具举报

发表于 2015-11-27 03:39:17 | 显示全部楼层

thnx!

回复支持反对

使用道具举报

发表于 2018-8-20 11:44:33 | 显示全部楼层

thanks`

回复支持反对

使用道具举报

1 2 3 456 / 6 页下一页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-7 21:36 , Processed in 0.017051 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表