设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Simulating Verilog RTL using Synopsys VCS

1 2 345 6 / 6 页下一页

发新帖

楼主: nano_dv

[资料] Simulating Verilog RTL using Synopsys VCS

发表于 2011-7-23 18:58:17 | 显示全部楼层

貌似mit学校的课程设计说明

回复支持反对

发表于 2011-7-25 11:57:01 | 显示全部楼层

下来瞧瞧

回复支持反对

发表于 2011-7-27 21:22:12 | 显示全部楼层

不错，先下下来看看

回复支持反对

发表于 2011-8-1 12:33:27 | 显示全部楼层

好东东啊，顶起来

回复支持反对

发表于 2011-8-4 19:02:22 | 显示全部楼层

好东西~~~~~~~~

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2011-8-4 19:04:50 | 显示全部楼层

多谢~~~~~~~~~~

回复支持反对

发表于 2011-8-4 19:16:02 | 显示全部楼层

学习学习~~~

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2011-9-12 10:41:23 | 显示全部楼层

课程设计的快速入门不错挺好的~

回复支持反对

发表于 2011-9-13 14:17:51 | 显示全部楼层

every step you take

回复支持反对

发表于 2011-9-19 20:11:14 | 显示全部楼层

Thanks!

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:33 , Processed in 0.020019 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表