在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bandit

[讨论] 做ASIC最核心的部分是用Verilog实现算法吗

[复制链接]
发表于 2010-6-8 06:36:22 | 显示全部楼层


要是用nios了就不太用写verilog了吧?除非你要自己做avalon总线兼容的component
发表于 2010-6-8 16:09:13 | 显示全部楼层
是比较多的
发表于 2010-6-8 23:00:42 | 显示全部楼层
要不买,要不自己写,用verilog,VHDL等都可以
发表于 2010-6-24 17:17:25 | 显示全部楼层
路过!   学习下!!
发表于 2010-6-24 19:47:48 | 显示全部楼层
4楼的答案不错;结构和算法是最能体现个人的价值的地方。
发表于 2010-6-25 17:08:22 | 显示全部楼层
结构方面,大牛们有么有什么好的书籍推荐一吧啊
发表于 2010-6-25 17:17:17 | 显示全部楼层
现在主流是soc设计了吧
发表于 2010-6-27 00:23:09 | 显示全部楼层
算法只是其中的一个关键部分
发表于 2010-6-27 21:51:17 | 显示全部楼层
初学者,始终不理解结构和算法的真正含义。。。
发表于 2010-6-29 21:37:11 | 显示全部楼层
一般一个项目组里有专门搞算法的人,作为前端人来说就是看懂算法然后考虑怎么实现,自己仿真,综合没问题就可以交给后端的人了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 19:18 , Processed in 0.026900 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表