在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bandit

[讨论] 做ASIC最核心的部分是用Verilog实现算法吗

[复制链接]
发表于 2011-4-5 13:07:05 | 显示全部楼层
功能仿真之后应该做什么呢?
发表于 2011-4-6 20:24:46 | 显示全部楼层
真的很浩大,所以一定要找准切入点,我就是从前端verilog入手的,觉得这样很不错啊。
发表于 2011-4-6 21:24:16 | 显示全部楼层
继续讨论,学习学习!
发表于 2011-4-7 08:46:33 | 显示全部楼层
对于某一类型的芯片算法及实现确实是核心。
发表于 2011-4-7 11:31:24 | 显示全部楼层
新手   学习     围观大家讨论    露个面
发表于 2011-4-7 13:40:43 | 显示全部楼层
学习了。
发表于 2011-4-27 00:32:06 | 显示全部楼层
回复 4# wat__fir


   说对.
发表于 2011-4-27 10:50:57 | 显示全部楼层
回复 1# bandit


    无所谓核心,挣钱是王道
发表于 2011-4-29 21:29:05 | 显示全部楼层
看来我才是万里长征第一步啊
发表于 2011-5-1 15:51:28 | 显示全部楼层
Verilog VHDL不是差不多嘛。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 07:07 , Processed in 0.026328 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表