在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bandit

[讨论] 做ASIC最核心的部分是用Verilog实现算法吗

[复制链接]
发表于 2010-6-29 23:09:58 | 显示全部楼层
只是asic的一小部分工作而已,还有很多的工作, 算法只是实现功能的一小步而已。
发表于 2010-6-30 16:10:32 | 显示全部楼层


呵呵~~
那你的算法从何而来?又为什么要采用这个算法?代码完成后接下来要做什么?
做一颗芯片是一个浩大的工程。
市场调研、产品立项、spec定义、结构划分、算法选择、代码实现、仿真验证、综合、STA、P&R、tape ...
wat__fir 发表于 2010-5-27 14:25

顶,小弟也是刚接触这一行
发表于 2010-6-30 20:52:47 | 显示全部楼层
工程师一般都是从代码开始的,时间长了,项目多了,才会对SPEC的些许变化有所体会
发表于 2010-6-30 23:23:05 | 显示全部楼层
结构+算法。。。。。。。。
发表于 2010-7-1 16:30:13 | 显示全部楼层
学习了,呵呵。。
发表于 2010-7-1 17:14:40 | 显示全部楼层
我觉得ASIC中最核心的应该是芯片的架构吧...
发表于 2010-7-2 10:50:08 | 显示全部楼层
嗯 学习了
发表于 2010-7-5 21:24:09 | 显示全部楼层
学习了,呵呵
发表于 2010-7-6 16:20:19 | 显示全部楼层
这是logic工程师的核心
发表于 2010-7-6 21:27:24 | 显示全部楼层
写代码是花时间最少的事情
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:02 , Processed in 0.019956 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表