设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Coding for Logic Synthesis

12 3 / 3 页下一页

发新帖

查看: 5678|回复: 26

[资料] Verilog Coding for Logic Synthesis

发表于 2010-4-8 15:29:26 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

是本英文书，里边有许多有用的可综合的代码范例，值得参考~

Verilog Coding for Logic Synthesis.pdf

1.31 MB, 下载次数: 267 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2010-4-9 20:48:39 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-9 22:21:35 | 显示全部楼层

顶，，

回复支持反对

发表于 2010-4-10 16:14:57 | 显示全部楼层

throughput

回复支持反对

发表于 2010-4-13 21:05:13 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-15 16:10:09 | 显示全部楼层

非常感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-15 18:56:46 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-3 21:52:31 | 显示全部楼层

谢谢看看非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-9 10:49:18 | 显示全部楼层

1# qq847941010
顶啊~
不错

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-24 17:30:33 | 显示全部楼层

3q 3q great

回复支持反对

12 3 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:30 , Processed in 0.031082 second(s), 12 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表