设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Coding for Logic Synthesis
123
返回列表 发新帖
楼主: qq847941010

[资料] Verilog Coding for Logic Synthesis

[复制链接]
lixqing
发表于 2010-12-7 15:21:19 | 显示全部楼层
Thanks.
回复 支持 反对

举报

781349304
发表于 2011-12-24 10:52:27 | 显示全部楼层
O(∩_∩)O谢谢O(∩_∩)O哈！
回复 支持 反对

举报

781349304
发表于 2011-12-24 10:54:03 | 显示全部楼层
O(∩_∩)O谢谢O(∩_∩)O哈！
回复 支持 反对

举报

solomonaaa
发表于 2011-12-27 15:02:45 | 显示全部楼层
THANKS
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

水晶球
发表于 2012-4-1 00:25:10 | 显示全部楼层
不錯可以參考的一本書謝囉
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

opqfeixue122
发表于 2012-5-2 09:40:33 | 显示全部楼层
非常感谢分享。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jiabaoyu15
发表于 2012-7-24 09:28:51 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 21:59 , Processed in 0.027711 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表