设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法(剑桥大学,影印)

1 2 345 6 7 8 9 / 9 页下一页

发新帖

楼主: apachee

[资料] 可综合的Verilog语法(剑桥大学,影印)

发表于 2010-11-3 18:01:38 | 显示全部楼层

收了~~~~~~~~

回复支持反对

发表于 2010-11-3 21:10:20 | 显示全部楼层

好东西啊

回复支持反对

发表于 2010-11-3 21:12:46 | 显示全部楼层

已经有书了

回复支持反对

发表于 2010-11-3 22:44:51 | 显示全部楼层

回复 1# apachee

谢谢，呵呵呵

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-3 23:05:49 | 显示全部楼层

学习，学习，谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-4 11:41:09 | 显示全部楼层

谢谢楼主的好东西分享。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-4 12:46:07 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-4 16:02:03 | 显示全部楼层

好东东，下了看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-4 16:59:24 | 显示全部楼层

非常好，下载了。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-4 23:25:40 | 显示全部楼层

dddddddd

回复支持反对

1 2 345 6 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:51 , Processed in 0.021000 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表