设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法(剑桥大学,影印)

1 2 3 4 567 8 9 / 9 页下一页

发新帖

楼主: apachee

[资料] 可综合的Verilog语法(剑桥大学,影印)

发表于 2010-12-10 23:08:36 | 显示全部楼层

goooooooooooooooooooooooood!

回复支持反对

发表于 2010-12-11 00:59:43 | 显示全部楼层

看一看

回复支持反对

发表于 2010-12-13 17:37:45 | 显示全部楼层

LZ 对你表示无语，

回复支持反对

发表于 2011-1-22 00:42:40 | 显示全部楼层

好资料，谢谢

回复支持反对

linda_wang@1999

发表于 2011-2-22 14:22:57 | 显示全部楼层

good book!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-23 21:59:53 | 显示全部楼层

英文版吗…………

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-24 19:25:44 | 显示全部楼层

haohaohao

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-20 10:17:44 | 显示全部楼层

thanks.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-20 15:49:17 | 显示全部楼层

造孽呀，没学好英文

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-20 19:05:24 | 显示全部楼层

先下下来慢慢看~

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:47 , Processed in 0.020663 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表