设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法(剑桥大学,影印)

1 2 3 456 7 8 9 / 9 页下一页

发新帖

楼主: apachee

[资料] 可综合的Verilog语法(剑桥大学,影印)

发表于 2010-11-5 01:36:30 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-11-5 04:56:42 | 显示全部楼层

Good! Thanks for the sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-5 10:04:15 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-11-5 10:22:34 | 显示全部楼层

看看这个好不好，呵呵

回复支持反对

发表于 2010-11-5 14:13:39 | 显示全部楼层

怎么这么小呢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-5 15:50:23 | 显示全部楼层

太感谢了！！！！！！！！！！！！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-6 00:05:34 | 显示全部楼层

多谢了，找的好辛苦啊，好东西啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-12 23:24:35 | 显示全部楼层

好东东谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-9 20:16:53 | 显示全部楼层

DDDDDDDDDDD

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-10 22:54:31 | 显示全部楼层

nice site.

回复支持反对

1 2 3 456 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:15 , Processed in 0.019093 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表