设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法(剑桥大学,影印)

1 2 3 4 5 678 9 / 9 页下一页

发新帖

楼主: apachee

[资料] 可综合的Verilog语法(剑桥大学,影印)

发表于 2011-3-20 21:17:32 | 显示全部楼层

下来看看~~

回复支持反对

发表于 2011-6-27 10:40:12 | 显示全部楼层

谢谢分享~~~~~~~~~~~~~~·

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-28 10:24:14 | 显示全部楼层

thanks!!!!!

回复支持反对

发表于 2011-6-28 10:54:56 | 显示全部楼层

回复 1# apachee

thang ypu

回复支持反对

发表于 2011-6-28 17:45:31 | 显示全部楼层

非常感谢！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-28 23:52:09 | 显示全部楼层

好东西就得顶起来啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-6-14 08:42:04 | 显示全部楼层

感谢啊哈哈

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-4-24 10:00:39 | 显示全部楼层

好资料~
抱走了~
感谢分享~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-4-24 10:41:23 | 显示全部楼层

谢谢分享啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-4-24 10:42:10 | 显示全部楼层

谢谢分享，下回来学习下

回复支持反对

1 2 3 4 5 678 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:09 , Processed in 0.021608 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表