设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合 夏宇闻译（第二版）Part1 ...
12345
返回列表 发新帖
楼主: successtiange

Verilog HDL数字设计与综合 夏宇闻译（第二版）Part1

[复制链接]
denap
发表于 2007-10-6 13:39:44 | 显示全部楼层
Thanks for sharing!!
回复 支持 反对

举报

lijinbao2004
发表于 2008-2-25 15:09:42 | 显示全部楼层
现在下载怎么这么慢了，每次都要多花很多钱
！
回复 支持 反对

举报

wpz12
发表于 2008-2-26 02:30:55 | 显示全部楼层
多谢了,学习学习!
回复 支持 反对

举报

liangmeiqi
发表于 2008-8-3 13:44:14 | 显示全部楼层
xiexie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

vtexer
发表于 2008-8-3 21:42:13 | 显示全部楼层
excellent!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yangzhenxi
发表于 2008-9-23 12:02:19 | 显示全部楼层
下来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

younghorse
发表于 2008-10-19 20:23:40 | 显示全部楼层
看不见~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zlxiaonan
发表于 2010-2-25 22:58:22 | 显示全部楼层
感谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 23:02 , Processed in 0.019978 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表