在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: successtiange

Verilog HDL数字设计与综合 夏宇闻译(第二版)Part1

[复制链接]
发表于 2006-9-16 20:00:59 | 显示全部楼层
Verilog HDL数字设计与综合 夏宇闻译(第二版)Verilog HDL数字设计与综合 夏宇闻译(第二版)
发表于 2006-9-22 13:13:10 | 显示全部楼层
不错,支持
发表于 2006-9-22 17:49:52 | 显示全部楼层

关于FPGA流水线设计论文(IEEE)!

关于FPGA流水线设计论文(IEEE)!
发表于 2006-9-22 17:50:10 | 显示全部楼层

关于FPGA流水线设计论文(IEEE)!

关于FPGA流水线设计论文(IEEE)!
发表于 2006-9-23 15:25:08 | 显示全部楼层
超星格式也顶一下
发表于 2006-10-5 21:16:40 | 显示全部楼层
xiexie
发表于 2006-10-11 16:50:59 | 显示全部楼层

非常感谢

下了,非常感谢,不错的图书.
发表于 2006-10-12 14:15:02 | 显示全部楼层
谢了啊楼主
发表于 2006-12-26 13:49:15 | 显示全部楼层
和以前的不同么?
发表于 2006-12-26 21:15:51 | 显示全部楼层
为什么要分成三部分阿?
好多钱的列
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 22:26 , Processed in 0.021811 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表