设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译（第二版）Part1 ...

1 2 345 / 5 页下一页

返回列表发新帖

楼主: successtiange

Verilog HDL数字设计与综合夏宇闻译（第二版）Part1

发表于 2007-5-22 17:53:22 | 显示全部楼层

刚开始学，就看到了这么好的东西，谢谢了

回复支持反对

使用道具举报

发表于 2007-5-27 19:28:43 | 显示全部楼层

超星格式

回复支持反对

使用道具举报

发表于 2007-7-1 00:53:23 | 显示全部楼层

怎么下载不了、、、、？

回复支持反对

使用道具举报

发表于 2007-7-3 12:12:28 | 显示全部楼层

我怎么下不了啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-7-3 17:56:27 | 显示全部楼层

不喜欢超星

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-7-5 17:36:30 | 显示全部楼层

shouxia xiexie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-7-6 16:08:07 | 显示全部楼层

太好了，先谢谢了！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-9-13 16:56:51 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-9-17 19:18:25 | 显示全部楼层

超星格式,看起来太麻烦了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-9-28 03:12:36 | 显示全部楼层

seems good

回复支持反对

使用道具举报

1 2 345 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 06:42 , Processed in 0.020445 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表