在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3354|回复: 6

[讨论] alteraFPGA stratixIII的某些bank不好使,求原因

[复制链接]
发表于 2010-1-27 20:23:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前焊接了两块FPGA开发板,用的是ALTERA 的 stratix III,做了一个简单的工程,把外面得晶振的时钟输入到FPGA,给一个6位宽的counter提供时钟,然后把这个counter按位连接到与FPGA相连的排针上, 现在发现,bangk8A , bank8b,bangk8c上的IO没有方波输出,而bank7A,7B,7C有方波输出,然后6A,6C没有,5A,5C有,4A,4B,4C没有3A,3B有。

检查了PCB板上各bank的电源和地的连接情况看不出问题,请问有没有人碰到过这样怪异的现象。

还有就是所有的PLL都不能工作
发表于 2010-1-28 11:15:00 | 显示全部楼层
检查一下PLL的供电,你是怎么处理的?两块FPGA板子都一样还是只有一块有这种情况?
 楼主| 发表于 2010-1-28 15:44:19 | 显示全部楼层




两块板子都是这样的,PLL供电貌似没有问题PLL_D为1.1V,PLL_A为2.5V。
发表于 2010-1-28 16:56:15 | 显示全部楼层
PLL_A经过滤波处理了吗?PLL的接地端直接连到系统地平面?另外,对stratix iii不了解,PLL_A要用这么高的电压?如果一切都OK,呵呵,你不会买的FPGA是翻新的吧?
 楼主| 发表于 2010-1-28 17:57:02 | 显示全部楼层


PLL_A经过滤波处理了吗?PLL的接地端直接连到系统地平面?另外,对stratix iii不了解,PLL_A要用这么高的电压?如果一切都OK,呵呵,你不会买的FPGA是翻新的吧?
chenzhao.ee 发表于 2010-1-28 16:56


经过电感和电容滤波了,电压都查过,没有找到有问题的地方,FPGA应该不会是水货,几万一片的价格买的。
发表于 2010-1-29 08:57:11 | 显示全部楼层
这个就比较诡异了,QQ:272585328,有空的话细聊,版聊很难讲清楚...
发表于 2010-1-31 23:02:09 | 显示全部楼层
good 1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 04:41 , Processed in 0.025761 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表