请教： Artisan SRAM generator 的综合问题

wudiyyn · 发表于 2009-12-18 11:16:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我用Artisan SRAM generator 产生了verilog code。但是在synopsis综合时出错。原因是verilog code 里面有case equality（===）和case inequality不能被synopsis支持。哪位高手能帮忙解决？

syncom · 发表于 2009-12-18 11:46:08

自己改比較快.

s0lar · 发表于 2009-12-18 14:14:23

同意楼上意见，呵呵

linuxluo · 发表于 2009-12-20 15:06:51

memory generator产生的是方针模型，不能综合，但是产生verilog仿真模型的同时也要产生.lib模型。这才是给dc用的，当作库使用

wudiyyn · 发表于 2009-12-20 22:34:39

我现在已经有了lib文件了，而且已经转为db文件了。
据我我现在的了解，是不是吧这个文件放到库里，而要综合的verilog文件里只需要提供一个SRAM的block端口接口就可了？当综合完的时候，是不是再把generator生成的lef和tcl文件进行PlaceandRoute就行了？还有就是那generator生成的gds文件是怎么用呢？
期待楼上的回答。谢谢。

tks15 · 发表于 2009-12-24 06:34:15

围观中。。。

账号		自动登录	找回密码
密码			注册

[求助] 请教： Artisan SRAM generator 的综合问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[求助] 请教： Artisan SRAM generator 的 综合问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[求助] 请教： Artisan SRAM generator 的综合问题