设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › IC数字前端设计经典书



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

12 3 4 5 6 7 8 9 10 ... 59 / 59 页下一页

发新帖

查看: 84443|回复: 584

IC数字前端设计经典书

发表于 2006-8-7 20:31:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog，共23个压缩包

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part02.rar

1.39 MB, 下载次数: 1152 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

楼主| 发表于 2006-8-7 20:34:00 | 显示全部楼层

IC数字前端设计经典书

Simulating ASICs and FPGAs using VHDL or Verilog

abbr_, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part1.rar

1.39 MB, 下载次数: 1045 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2006-8-7 20:35:06 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part21

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part03.rar

1.39 MB, 下载次数: 915 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

楼主| 发表于 2006-8-7 20:36:33 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part04.rar

1.39 MB, 下载次数: 866 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

楼主| 发表于 2006-8-7 20:37:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part05.rar

1.39 MB, 下载次数: 751 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2006-8-7 20:38:49 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part06.rar

1.39 MB, 下载次数: 829 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2006-8-7 20:40:57 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part07.rar

1.39 MB, 下载次数: 772 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2006-8-7 20:42:22 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part08.rar

1.39 MB, 下载次数: 775 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2006-8-7 20:43:45 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part09.rar

1.39 MB, 下载次数: 642 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2006-8-7 20:48:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part10.rar

1.39 MB, 下载次数: 740 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

12 3 4 5 6 7 8 9 10 ... 59 / 59 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-1 00:31 , Processed in 0.026289 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表