设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › IC数字前端设计经典书
12345678910... 59下一页
返回列表 发新帖
查看: 87850|回复: 584

IC数字前端设计经典书

[复制链接]
fancyher
发表于 2006-8-7 20:31:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog，共23个压缩包
压缩包

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part02.rar

1.39 MB, 下载次数: 1154 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

fancyher
 楼主| 发表于 2006-8-7 20:34:00 | 显示全部楼层

IC数字前端设计经典书

Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part1.rar

1.39 MB, 下载次数: 1046 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:35:06 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog.part21

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part03.rar

1.39 MB, 下载次数: 917 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:36:33 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part04.rar

1.39 MB, 下载次数: 867 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:37:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part05.rar

1.39 MB, 下载次数: 752 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:38:49 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part06.rar

1.39 MB, 下载次数: 830 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:40:57 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part07.rar

1.39 MB, 下载次数: 773 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:42:22 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part08.rar

1.39 MB, 下载次数: 776 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:43:45 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part09.rar

1.39 MB, 下载次数: 643 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 20:48:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part10.rar

1.39 MB, 下载次数: 741 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

下一页 »
12345678910... 59下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-21 04:41 , Processed in 0.028841 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表