在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: fancyher

IC数字前端设计经典书

[复制链接]
 楼主| 发表于 2006-8-7 20:59:55 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part11.rar

1.39 MB, 下载次数: 856 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:01:27 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part12.rar

1.39 MB, 下载次数: 648 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:04:06 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part13.rar

1.39 MB, 下载次数: 674 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:08:18 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part14.rar

1.39 MB, 下载次数: 778 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:12:23 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part15.rar

1.39 MB, 下载次数: 800 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:14:58 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog.part

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part16.rar

1.39 MB, 下载次数: 688 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:20:16 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog.part

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part17.rar

1.39 MB, 下载次数: 810 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:25:05 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part18.rar

1.39 MB, 下载次数: 673 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:34:13 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part19.rar

1.39 MB, 下载次数: 683 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:41:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part20.rar

1.39 MB, 下载次数: 629 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:01 , Processed in 0.022327 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表