在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: fancyher

IC数字前端设计经典书

[复制链接]
 楼主| 发表于 2006-8-7 21:43:14 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part21.rar

1.39 MB, 下载次数: 660 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:44:35 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part22.rar

1.39 MB, 下载次数: 713 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2006-8-7 21:45:54 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part23.rar

565.83 KB, 下载次数: 598 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2006-8-8 09:01:57 | 显示全部楼层
great support
发表于 2006-8-8 09:03:41 | 显示全部楼层
thanks so muich
发表于 2006-8-8 09:04:29 | 显示全部楼层
great support
发表于 2006-8-9 18:46:50 | 显示全部楼层
好东西,谢谢楼主分享!
发表于 2006-8-9 18:55:26 | 显示全部楼层
经典啊,下了
发表于 2006-8-9 18:57:25 | 显示全部楼层
权限不够啊,倒
发表于 2006-9-10 13:38:28 | 显示全部楼层
不错!谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 19:03 , Processed in 0.024285 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表