设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部文档 Verilog HDL电路设计指导书
1 ...34567891011
返回列表 发新帖
楼主: anekin

华为内部文档 Verilog HDL电路设计指导书

[复制链接]
recher
发表于 2011-4-10 22:53:33 | 显示全部楼层
thank you for your sharing!
回复 支持 反对

举报

lzyscut
发表于 2013-3-11 23:42:59 | 显示全部楼层
有很多类同的，都看下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lihongpengtd
发表于 2013-3-12 00:32:50 | 显示全部楼层
顶顶
回复 支持 反对

举报

363983948
发表于 2013-4-3 21:27:15 | 显示全部楼层
good1
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

swanluck
发表于 2013-4-5 17:26:54 | 显示全部楼层
x谢谢分享啊~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

swanluck
发表于 2013-4-5 17:28:10 | 显示全部楼层
先看看再说~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

陈俊成
发表于 2015-10-10 16:56:11 | 显示全部楼层
刚好有用……我听说还有一系列是分上下两策的是吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

qqai299-2015
发表于 2015-10-13 14:03:10 | 显示全部楼层
先下了再说
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...34567891011
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:03 , Processed in 0.018773 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表