设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部文档 Verilog HDL电路设计指导书

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: anekin

华为内部文档 Verilog HDL电路设计指导书

发表于 2010-5-9 08:55:33 | 显示全部楼层

1# anekin 领了

回复支持反对

使用道具举报

发表于 2010-5-15 15:15:41 | 显示全部楼层

感謝大哥的分享

回复支持反对

使用道具举报

发表于 2010-5-15 17:11:58 | 显示全部楼层

内网没找到

回复支持反对

使用道具举报

发表于 2010-5-17 15:12:05 | 显示全部楼层

看起来不错

回复支持反对

使用道具举报

发表于 2010-5-17 15:14:43 | 显示全部楼层

钱不够了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-20 23:00:17 | 显示全部楼层

huitie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-30 00:26:35 | 显示全部楼层

谢谢楼主
不错的资料

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-30 14:19:34 | 显示全部楼层

Thanks very much！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-30 22:02:03 | 显示全部楼层

good material

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-31 21:16:42 | 显示全部楼层

先看看再说

回复支持反对

使用道具举报

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 06:37 , Processed in 0.018849 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表