设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部文档 Verilog HDL电路设计指导书

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: anekin

华为内部文档 Verilog HDL电路设计指导书

发表于 2010-2-7 18:56:56 | 显示全部楼层

dingding

回复支持反对

使用道具举报

发表于 2010-2-7 23:18:55 | 显示全部楼层

thank you for your sharing!
mooe1973 发表于 2009-12-16 12:24

登录/注册后可看大图

thanks

回复支持反对

使用道具举报

发表于 2010-2-8 10:29:30 | 显示全部楼层

非常感谢分享

回复支持反对

使用道具举报

发表于 2010-2-8 10:34:24 | 显示全部楼层

up!!!

回复支持反对

使用道具举报

发表于 2010-2-28 15:07:01 | 显示全部楼层

非常感谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-28 19:36:55 | 显示全部楼层

看一下，也不知道实用吗？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-11 14:30:23 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-4 19:10:37 | 显示全部楼层

thanks for sharing
thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-4 22:58:31 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-5 07:59:29 | 显示全部楼层

好东西 ,下来看看

回复支持反对

使用道具举报

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 05:17 , Processed in 0.017682 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表