设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部文档 Verilog HDL电路设计指导书

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: anekin

华为内部文档 Verilog HDL电路设计指导书

发表于 2010-4-10 15:24:52 | 显示全部楼层

谢谢楼主分享

回复支持反对

使用道具举报

发表于 2010-4-10 17:36:02 | 显示全部楼层

顶起

回复支持反对

使用道具举报

发表于 2010-4-10 17:38:23 | 显示全部楼层

我顶哈哈哈

回复支持反对

使用道具举报

发表于 2010-4-10 18:00:25 | 显示全部楼层

回帖回帖回帖

回复支持反对

使用道具举报

发表于 2010-4-17 15:41:23 | 显示全部楼层

好资料啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-17 16:28:39 | 显示全部楼层

多谢分享！。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-17 17:10:44 | 显示全部楼层

ding! ding!
& download

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-17 17:16:00 | 显示全部楼层

download

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-7 11:58:49 | 显示全部楼层

zhanyige

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-8 23:32:40 | 显示全部楼层

好东西。。谢谢。

回复支持反对

使用道具举报

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 05:17 , Processed in 0.016729 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表