DDR Timing Closure – Physicaldesign and STA

magmaqk · 发表于 2009-9-10 09:55:40

研究研究

qq11qq · 发表于 2009-9-10 10:39:44

个人认为DDR timing closure最大的挑战是DQ/DQS timing PVT variation.好象每个公司DDR interface设计都不一样.很有趣

ysk62 · 发表于 2009-9-10 16:06:18

謝謝分享 !

sunno2001 · 发表于 2009-9-11 00:40:53

遇到过了，哈哈。谢谢

hellowater · 发表于 2009-9-11 08:40:01

同意！

原帖由 zlhrsy 于 2006-7-14 13:05 发表

 登录/注册后可看大图
DDR timing closure最大的挑战是双沿的datapath处理

fangyifan · 发表于 2009-9-11 11:00:23

感谢楼主

78951238 · 发表于 2009-10-25 18:21:13

正在做DDR 接口参考一下!!!!

jacq · 发表于 2009-10-26 15:56:39

very good,thanks!

knightliu · 发表于 2009-10-26 16:59:09

好东西。。。得好好研究研究谢谢分享

zz_3070 · 发表于 2009-10-31 22:01:37

kankan

站长推荐 /2