在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: nifan1977

DDR Timing Closure – Physicaldesign and STA

[复制链接]
发表于 2009-2-18 15:54:29 | 显示全部楼层
谢谢了!!!
发表于 2009-2-23 12:47:48 | 显示全部楼层
http://rapidshare.com/files/62470096/An.Introduction.to.VLSI.Physical.Design.pdf
发表于 2009-4-13 09:57:37 | 显示全部楼层
学习下。有点儿复杂
发表于 2009-4-20 11:46:54 | 显示全部楼层

thanks for sharing

thanks for sharing, good
发表于 2009-5-5 15:22:26 | 显示全部楼层
Thanks for sharing!
发表于 2009-5-5 17:08:01 | 显示全部楼层
谢谢分享,拿来学习。
发表于 2009-5-6 02:56:30 | 显示全部楼层
发表于 2009-5-6 13:08:34 | 显示全部楼层
发表于 2009-6-4 00:11:32 | 显示全部楼层
看看,eetop
发表于 2009-6-20 10:44:42 | 显示全部楼层
有用buffer chain做dqs delay的,也有用dll做的,master采时钟周期,slave根据采样设置delay到0.25T,是不?两种我都做过,^_^
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:17 , Processed in 0.024213 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表