在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chit_wps

FPGA设计真的需要synplify来做综合吗

[复制链接]
发表于 2010-4-12 14:37:13 | 显示全部楼层
学习中
发表于 2010-4-12 19:57:11 | 显示全部楼层
应该是设置的问题吧,个人感觉不应该
发表于 2010-4-14 11:28:00 | 显示全部楼层
同意四楼的说法
发表于 2010-4-14 11:52:19 | 显示全部楼层
我一直用xilinx的,chip level的FPGA综合都是synplify/certify作的,感觉synplify比较规范和稳定一些,综合速度也快。性能上没比较过。
不过我要说,速度不是综合追求的唯一目的。在满足设计要求的速度前提下,给后端留够timing margin就好了。面积才是真正决定成本的因素。所以,极端追求速度的想法是不可取的。这是设计思想层面的认识问题。

从面积角度上讲,我相信synplify的综合算法可能更接近ASIC思想,quarters或是xilinx的综合越是FPGA-dependent,就越是偏离ASIC。

不知道这么说会不会引来不同的声音。欢迎讨论。
发表于 2010-4-14 12:39:12 | 显示全部楼层
正在学习,顶一下
发表于 2010-4-14 15:10:28 | 显示全部楼层
我也还是一直都直接用quartus综合,感觉还行
发表于 2010-4-22 12:39:53 | 显示全部楼层
学习了!
发表于 2010-4-23 22:19:03 | 显示全部楼层
每种综合工具各有特点,就看你设计时往哪个综合工具靠
发表于 2010-4-24 15:13:56 | 显示全部楼层
关注中....
发表于 2010-4-24 17:55:31 | 显示全部楼层
xilinx的FPGA使用synplify会好一些,quatus专门为altera服务的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 16:43 , Processed in 0.025519 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表