FPGA设计真的需要synplify来做综合吗

huangyongzdh · 发表于 2009-11-25 12:34:06

都是高手,俺菜鸟来学习学习.

cgf1981 · 发表于 2010-4-2 00:07:36

难道我没有必要下载syn了？

wuquwuquwuqu · 发表于 2010-4-2 08:03:36

我觉得没有太多必要用

xxzg2 · 发表于 2010-4-2 20:37:43

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-4-2 20:38:52

提示: 作者被禁止或删除内容自动屏蔽

eaglelsb · 发表于 2010-4-6 10:31:34

你用SYNPLIFY时是否用了黑盒来综合这些IP？就是_bb.v

wodeqinshi709 · 发表于 2010-4-6 21:12:07

我也遇到过这种情况啊

gsy703 · 发表于 2010-4-7 10:33:15

thanks

loveming · 发表于 2010-4-7 12:34:09

学习一下 xilinx综合效果不行吗

jsc1968 · 发表于 2010-4-12 11:00:26

quartus 支援 mix language (Verilog + VHDL)嗎?

账号		自动登录	找回密码
密码			注册

xxzg2 xxzg2 当前离线积分 95 IP卡狗仔卡头像被屏蔽	发表于 2010-4-2 20:37:43 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 IP卡狗仔卡头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对使用道具举报

xxzg2 xxzg2 当前离线积分 95 IP卡狗仔卡头像被屏蔽	发表于 2010-4-2 20:38:52 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 IP卡狗仔卡头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对使用道具举报

站长推荐 /1