新手求助，跑DRC一大堆错

tanyuekang · 发表于 2009-8-1 21:03:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，小弟最近学习后端流程，步骤是：
先用verilog写了一个很简单的比较器
再用dc综合，保存.v文件
导入.v文件到soc encounter，生成.gds文件
导入.gds文件到virtuoso，跑DRC的时候差不多有1000多个错
大部分的错误是这些：
Minimum width of an NW region is 0.86um
Minimum dimension of an NW region not connected to the most
positive power supply is 2.10um.
Need to be changed depending on your power supply name
In this case the most positive voltage
Minimum space between two NW with different potential is 1.40um
Minimum space between DG region and 1.8V transistor gate is 0.40um
之类的错误
使用的是smic18的库
使用软件的步骤主要是按照网上找的一些教程，基本都是默认设置
想问，这么多的错误应该是不正常吧，小弟是不是在哪些步骤做错了？要怎么改？
请教过其他人，有的说是没加filler，但我加了filler之后错误更多……
也有人说可能是库的问题，但我不知怎么验证是不是库不完善
请各位指教，弄了很长一段时间了，依然无头绪

nadecbj8 · 发表于 2009-8-16 11:45:24

综合用的库和tf，与DRC用的tf是一致的吗？

另外，检查一下gds的导入时的层设置。为什么不直接让drc检查gds文件呢？

[ 本帖最后由 nadecbj8 于 2009-8-16 11:46 编辑 ]

boyangeda · 发表于 2009-8-17 16:06:33

DRC工具一般会导出一个GDS文件表明你的layout上哪里错了，你把哪个err文件和你的原始layout重在一起，一看就知道是不是真的DRC错了。有时候这些自动工具确实会出很多错的，我用Synopsys的工具做过一个最简单的4位decoder,都有DRC错误

zhqi415758192 · 发表于 2010-5-28 20:25:15

PR事CELL有重叠吧

XIYAN · 发表于 2010-8-24 00:05:46

楼上正解，要对对报的是什么错

tomwinner · 发表于 2012-3-28 16:13:14

我也出现同样的情况了，工艺也是和楼主一样，测试流程是一个无线通信接收器的芯片。加filler了，没加io和pad。
目前DRC只剩这一个错误了，正好1000个，求高手指点啊。
minimum dimension of an NW region not connected to the most positive power supply is 2.10um. Need to be changed depending on your power supply name. In this case the most positive voltage