在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3700|回复: 6

有关用VHDL描述时序图的的问题?我觉得很难!

[复制链接]
发表于 2005-1-9 23:48:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
时序图在附件上,大家指教怎样把他描述清楚!
真的好难啊!
5_2096.gif
 楼主| 发表于 2005-1-10 00:08:02 | 显示全部楼层

有关用VHDL描述时序图的的问题?我觉得很难!

晕,发错了时序图,不过原理应该是一样的!
发表于 2005-1-10 09:23:30 | 显示全部楼层

有关用VHDL描述时序图的的问题?我觉得很难!

能描述一下吗
发表于 2005-1-10 10:23:01 | 显示全部楼层

有关用VHDL描述时序图的的问题?我觉得很难!

不知道你这个时序图具体是什么意思,不过我觉得应该是可以描述的。
 楼主| 发表于 2005-1-10 17:47:36 | 显示全部楼层

有关用VHDL描述时序图的的问题?我觉得很难!

这个是一个CCD芯片的时序图,当这个CCD检测到路面的颜色有变化是就产生Vout
,再把这个模拟信号转换成数字信号Bin,之后在整形成Binout,这样就可以精确地检测到白线的左右侧。FC是CCD的驱动脉冲!
这个是一个简化过是时序图!
发表于 2010-12-22 22:28:14 | 显示全部楼层
VHDL描述时序图
发表于 2010-12-23 22:01:56 | 显示全部楼层
同求,,,这个不知道怎么入手!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 12:25 , Processed in 0.026966 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表