LDO稳不住，上去又掉下来了怎么办？附cadence图

xwlpxc · 发表于 2009-4-21 18:58:52

原帖由 ipmsn5 于 2009-4-21 13:17 发表

 登录/注册后可看大图

你用了一个10ma的电流源作负载，明显你的Pmos提供不了这么大的电流拉，
所以说是你的输出级驱动不够阿，

所以，把10ma电流源换成1ma或者更小的试试，或者把你的Pmos做大100倍，10mA的电流很大了，Pmos小了是肯定 ...

谢谢指点。
按照另外一个网友的意见。我先仿真VDD=1.8（不仿真开启），变化负载电流，LDO输出基本稳定在1.768V ，压差32毫伏。
不过，若VDD换成阶跃信号（模拟加载电源过程），LDO输出则一直在0伏。
【但负载电流变成60 UA或以下的时候，则LDO输出1.8伏，等于电源电压了。若大于60UA以后，LDO输出基本是0伏特】
我改了PMOS的尺寸，还是不能解决问题。
弱弱的问问改变PMOS尺寸的时候，如何考虑稳定性和补偿？

xwlpxc · 发表于 2009-4-21 19:18:37

原帖由 andy2000a 于 2009-4-21 13:36 发表

 登录/注册后可看大图

1. 有些 ldo 使用 nmos 因為 nmos RDS 比 pmos 小而且 OPA 是負回授做 compensation 比較easy 但是 nmos sub 得接 gnd 會有 body effect 2. 如果改使用 pmos compensation 要處理好還有加大 pmos s ...

谢谢受用了。
有时间的话给我们详细介绍介绍，上上课，呵呵。
我的电路会是什么问题呢？

另外一个网友问有启动电路没有？我没有设计bandgap（包括bandgap启动电路），直接用直流电压源做误差放大器的参考了。
还需要其他的启动电路吗？启动什么地方？

zhanweisu27 · 发表于 2009-4-21 21:18:31

可以不要启动电路

你的负载能力比较小了，注意线路接发，跟踪一些可疑的节点

如PFET的gate, FB

loudong06 · 发表于 2009-4-21 22:31:56

你的系统存在两个低频极点(M0栅极和漏极),补偿不好的话是不稳定的,做AC分析没问题吗?

jaylight · 发表于 2009-4-22 00:02:40

负载用的是什么？

xwlpxc · 发表于 2009-4-22 08:30:58

负载用电容理想电流源和大电阻模拟VCO负载。

谢谢上面的几位朋友。我再试试。

xwlpxc · 发表于 2009-4-22 09:54:19

我仿真了PSRR
对于来自LDO电源输入端的高频电源噪声，有较好的滤除能力；
但是对于低频电源噪声，LDO输出端几乎没有衰减的呈现出来。
不知怎么改进？

williamy · 发表于 2009-4-22 11:10:41

运放的开环增益？

liufes · 发表于 2009-4-22 13:16:54

用的什么工艺？

122013137 · 发表于 2009-4-22 14:47:57

用理想电压源替代bandgapm

账号		自动登录	找回密码
密码			注册

LDO稳不住 ，上去又掉下来了 怎么办？附cadence图

站长推荐 /1

LDO稳不住，上去又掉下来了怎么办？附cadence图