请教Verilog高手关于位拼接运算符的问题

gatezte2008

有如下的一些源代码：
/////////////////////////////////
/信号声明
input [1:0] a,b,c;
input clk;
output [3:0] sum;
output cout;
/数据说明
reg [3:0] sum;
reg cout;
always @(posedge clk)
begin
/* 本语句的目的是把c赋给sum的低两位，同时把a+b的值赋给sum的高两位，
而由a+b产生的进位则赋给cout */
   {cout,sum}={a+b,c};
end
////////////////////////////////
上面就是代码的内容，可是在仿真的时候却发现a+b产生的进位根本没有
赋给cout，请问这是怎么回事？是拼接语句不对还是哪里出了问题？望
高手能给予解答，谢谢！！！
下面是仿真加的激励：
c=2'b11; a=2'b11; b=2'b10;
从上面的激励，结果应该是
sum[1:0]=c=2'b11;
sum[3:2]=a+b=2'b10;
同时a+b产生一个进位，即
cout=1；
可是结果却没有产生这个进位，不清楚是不是位拼接语句用的不对。