在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3067|回复: 5

关于在FPGA中实现CDR

[复制链接]
发表于 2009-3-7 19:41:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,有谁在FPGA做过CDR时钟数据恢复的没?
altera的Q2里有IP核么?
或者自己做的话,怎么用PLL做呢?
大家帮帮忙,最近用这个,找了很多资料,原理略有点明白了,但是在FPGA实现的时候,还是没有头绪
谢谢了!
 楼主| 发表于 2009-3-9 15:37:04 | 显示全部楼层
求明白的人指点
发表于 2009-3-23 14:21:02 | 显示全部楼层
如其他討論,USB1.1 IP中有你要的
发表于 2009-3-24 23:01:38 | 显示全部楼层
什么原理?
过采样?
发表于 2009-3-25 13:16:38 | 显示全部楼层
數位式CDR
发表于 2011-4-19 20:30:02 | 显示全部楼层
有这样的文章,但不一定有用!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 19:22 , Processed in 0.023088 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表