在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2012-9-25 23:31:45 | 显示全部楼层
绝对经典~
发表于 2012-11-19 19:55:09 | 显示全部楼层
看看先
发表于 2012-12-26 19:52:16 | 显示全部楼层
就是test语言不会写啊~~先看看再说
发表于 2013-5-20 15:49:26 | 显示全部楼层
下来看看。。。。
发表于 2013-5-21 09:45:18 | 显示全部楼层
haohaohahaoa
发表于 2015-3-6 15:06:11 | 显示全部楼层
学习学习,谢谢了
发表于 2015-7-9 09:46:08 | 显示全部楼层
感谢楼主,学习中
发表于 2015-7-10 15:35:49 | 显示全部楼层
谢谢露珠
发表于 2015-7-11 11:44:15 | 显示全部楼层
学习了哦~
发表于 2018-7-22 15:10:38 | 显示全部楼层
god bless you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 03:47 , Processed in 0.022727 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表