在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2011-5-20 11:29:40 | 显示全部楼层
thanksthanksthanksthanksthanksthanksthanksthanks
发表于 2011-5-22 23:46:39 | 显示全部楼层
非常好
发表于 2011-5-22 23:47:21 | 显示全部楼层
非常好。。。。
发表于 2011-5-23 06:22:46 | 显示全部楼层
下下来看看 非常感谢
发表于 2011-5-23 10:17:37 | 显示全部楼层
恩,看看再说
发表于 2011-5-29 00:14:54 | 显示全部楼层
VerilogHDL及其Testbench编写方法
发表于 2011-5-31 13:17:42 | 显示全部楼层
testbench
发表于 2011-6-5 20:49:21 | 显示全部楼层
非常感谢
发表于 2011-7-2 19:53:41 | 显示全部楼层
学习一下
发表于 2011-7-13 15:13:22 | 显示全部楼层
thanks for share...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:05 , Processed in 0.022231 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表