在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2012-6-26 16:06:49 | 显示全部楼层
TESTBENCH是难点,谢谢了
发表于 2012-7-10 18:29:21 | 显示全部楼层
erilogHDL及其Testbench编写方法.pdf
还不错哟
发表于 2012-7-10 21:47:38 | 显示全部楼层
楼主很感谢
发表于 2012-7-22 11:26:07 | 显示全部楼层
系统讲述Testbench编写方法的资料应该很受欢迎。
发表于 2012-7-29 23:57:42 | 显示全部楼层
希望lz能附上作者和单位
发表于 2012-7-30 10:03:42 | 显示全部楼层
look 再说谢谢了
发表于 2012-7-30 11:21:19 | 显示全部楼层
瞅瞅!!!!!!!!
发表于 2012-9-7 12:49:12 | 显示全部楼层
下来看看,正需要
发表于 2012-9-20 20:31:38 | 显示全部楼层
写的挺详细的,自测试一块介绍的不多,要是在具体点就更好的,总体不错
发表于 2012-9-25 12:53:33 | 显示全部楼层
看看看安康
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 03:34 , Processed in 0.021419 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表