在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2011-1-19 17:33:15 | 显示全部楼层
it's very cool!
发表于 2011-1-27 22:50:09 | 显示全部楼层
下下来看看 非常感谢
发表于 2011-2-23 17:57:15 | 显示全部楼层
thanks a lot
发表于 2011-2-26 17:49:31 | 显示全部楼层
挺好的,谢谢!
发表于 2011-3-1 21:29:28 | 显示全部楼层
傻傻分不清楚~謝~
发表于 2011-3-1 22:48:33 | 显示全部楼层
回复 1# maxidy


  谢了,正好最近用
发表于 2011-3-3 10:54:19 | 显示全部楼层
thanks a lot
发表于 2011-4-3 23:46:15 | 显示全部楼层
thanks for sharing
发表于 2011-5-16 05:01:09 | 显示全部楼层
thanks for sharing
发表于 2011-5-16 08:10:50 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 03:42 , Processed in 0.021000 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表